你真的理解LDO的输出电容吗！？

LDO的输出要加一个电容，大部分人解释是为瞬间负载电流提供能量，减小输出纹波。

这个电容是以怎样的原理减小纹波？

是否可以删除这个电容？

你真的理解LDO的输出电容吗？

让我们一探究竟！

下图是一个PMOS LDO的基本原理框图，PMOS LDO工作原理，我在知乎中有详细介绍。

https://zhuanlan.zhihu.com/p/182670134?utm_source=wechat_session&utm_medium=social&utm_oi=795584276082098176

下图是仿真图，反馈回路在图中用红色箭头标出，输出通路用绿色箭头标出，A点为输出Vout。

在输出部分，由于PCB走线会存在一定的寄生电阻R5和电感L1；LDO输入暂时选择5V直流+10mv方波的波形。

在输出电容C1未连接时，LDO输出波形是怎么样的呢？

下面红色为输出电压交流部分的波形，绿色是输出电流。可以看到有明显的震荡。

第二个图是系统的响应情况，大约在2.1Mhz时，系统增益会明显增加，这里的解释是：电路中的2.1Mhz相关的频率分量，会被LDO放大，进而使得输出异常。

电源中有很多非线性的成分，可以引起很多丰富的谐波，某些谐波就会被放大，所以输出纹波就很大。

当我们加入输出电容C1时，电路如下，虽然只增加了一个10uf的电容，但是对电路的响应有明显的改善。

我们可以看到红色输出纹波减小了很多，绿色电流也正常了，从第二张的系统响应图也可以看到，2.1Mhz部分的异常也消失了，那么我们是否可以删除输出电容呢？

对于成本极致考虑的产品，甚至会考虑这一个电容的增减，首先结论是：这个电容可以删除。具体讨论如下：

1. LDO内部集成了这个电容，输出可以不加，那么这个LDO的体积就会增加。
2. LDO内部没集成Cout电容，而是利用远端负载引脚处的电容来使得系统收敛。此时对于PCB走线有严格的要求，需要满足LDO SPEC中输出电阻和电感的要求。

1. LDO内部没集成电容，又和负载靠的很近，那么LDO的输出端和负载的输入端就可以共用电容，而不用考虑严苛的PCB走线问题了。

总结：

1.LDO厂家一般推荐输出电容靠近LDO管脚放置，就是为了系统的性能考虑。

2.在特殊情况下，这个电容是可以删除的。

3.对于输出电容的容值，厂家会根据自身LDO进行优化，有的在不同PSRR要求或不同负载电流要求下的推荐容值也有差异，设计时一定要注意。