analog IC layout-Environmental noise

噪声在集成电路中一直是个比较难以解决的问题,特别在高速和敏感电路中,当你的电路是一个要处理某一很微弱信号的非常敏感的电路时,而它又位于一个进行着各种计算、控制逻辑和频繁切换的电路旁的时候,它更需要小心对待,特别注意我们的版图布局和走线。

噪声的来源及传导机制本课程所讨论的噪声现象不是由于器件热噪声或者电荷散射所引起的,而是由于流入衬底的电流引起衬底电压波动而形成的衬底噪声,或者是而由于信号线之间寄生电容耦合导致的串扰噪声等。
①衬底噪声：由于流入衬底的电流引起衬底电压波动而形成的衬底噪声
②串扰噪声：由于信号线之间寄生电容耦合导致的串扰噪声
如下图所示,噪声注入会发生在各种传导机制上,如衬底偏置连接、阱接触、源漏结点的电容或金属互连线之间的寄生电容等。

①衬底噪声

现代CMOS工艺都使用重参杂的P+衬底来减小发生门锁效应的敏感度（防止Diode反偏）。但是,衬底的低电阻率会在电路中不同器件之间建立有害的通路,将干扰噪声散布到整个系统中,从而会损坏敏感信号。所以衬底耦合或衬底噪声效应已经成为当今混合信号集成电路一个严重的问题。

衬底噪声隔离方法

1、工艺上采用SOI型衬底、浅掺杂衬底、深N阱隔离等技术来减少衬底噪声干扰。
(1) SOI工艺是在硅晶片下增加氧化层的绝缘,以避免电气效应、降低电源消耗、减少电流损失和加快芯片的速度,缺点是工艺成本较高。(高端)
(2)浅掺杂衬底是目前射频CMOS工艺所支持的一种衬底类型,等效的衬底电阻越高,对衬底噪声的隔离效